RF デバイスの静電気放電 (ESD) シミュレーションと予測

静電気放電 (ESD) 試験は、エレクトロニクスメーカーによって世界中で利用されており、米国規格協会 (ANSI)、JEDEC、および国際電気技術標準化機構を含む組織からの多数の規格の使用が含まれています。(IEC) などがあります。  ESD テストでは、多くのハードウェアプロトタイプを使用する必要がありますが、これは時間とコストがかかります。 esd のテストプロセスをシミュレートし、esd の損傷を受けやすいワイヤレスデバイスの位置を特定する能力は非常に貴重であり、エンジニアは最小限の esd 損傷のために製品を設計するために必要なプロトタイプの数を減らすことができます。  

このプレゼンテーション コンピュータシミュレーションを使用して esd テストプロセスを解析できるようにする、新しいマルチフィジックスベースの esd 解析機能を示します。 これにより、設計段階で ESD 保護を最適化できるため、企業の時間とコストを節約し、構築およびテストに必要なプロトタイプの数を減らすことができます。